Programación paralela de una matriz de memoria de puerta flotante iónica para computación neuromórfica escalable

Área de la Ciencia:

• Ciencias de los materiales
• Ingeniería informática
• La neurociencia

Sus antecedentes:

• La computación convencional se enfrenta a limitaciones de eficiencia, particularmente en las redes neuronales artificiales.
• La computación neuromórfica tiene como objetivo mejorar la eficiencia a través del procesamiento paralelo y la memoria especializada.
• El logro de un aprendizaje eficiente requiere actualizaciones de peso selectivas y lineales y corrientes de lectura bajas (<10 nA).

Objetivo del estudio:

• Para introducir una nueva matriz de memoria de puerta flotante iónica para una computación neuromórfica eficiente.
• Para demostrar la programación selectiva y lineal de las pesas de la red neuronal artificial.
• Para lograr una lectura de peso sináptico con corrientes por debajo de 10 nanoamperios.

Principales métodos:

• Utilizó un transistor redox de polímero integrado con una memoria de puente conductivo (CBM).
• Implementación de la programación paralela mediante la superación del umbral de tensión del CBM para las actualizaciones selectivas de peso.
• Se obtienen corrientes de lectura bajas diluyendo el polímero conductor con un aislante.

Principales resultados:

• Demostró la programación selectiva y lineal de la matriz de transistores redox en paralelo.
• Se obtiene una lectura de peso sináptico con corrientes por debajo de 10 nanoamperios.
• La matriz de memoria demostró una alta resistencia (> 1 mil millones de operaciones de lectura y escritura) y una alta frecuencia (> 1 MHz).

Conclusiones:

• La matriz de memoria de puerta flotante iónica desarrollada cumple con los requisitos críticos para un aprendizaje neuromórfico eficiente.
• Esta tecnología ofrece un camino para superar la eficiencia de la computación convencional en aplicaciones de IA.
• El sistema es prometedor para un hardware neuromórfico robusto y de alta velocidad.