Corrección de error cuántico eficiente en el hardware mediante qubits bosónicos concatenados

Área de la Ciencia:

• La computación cuántica
• Corrección de errores cuánticos
• Circuitos superconductores

Sus antecedentes:

• Las computadoras cuánticas requieren corrección de error cuántico para aplicaciones prácticas, pero los métodos actuales tienen una alta sobrecarga de qubit físico.
• Los enfoques eficientes en el hardware son cruciales para escalar la computación cuántica.

Objetivo del estudio:

• Realizar una memoria de qubits lógicos utilizando códigos bosónicos concatenados para mejorar la eficiencia del hardware.
• Investigar el rendimiento y la escalabilidad de esta nueva estrategia de corrección de errores.

Principales métodos:

• Utilizó un circuito cuántico superconductor para implementar qubits de gato bosónicos concatenados con un código de repetición externo (distancia d = 5).
• Empleado un circuito estabilizador para la protección pasiva contra los flips de bits y ancilla transmons para la corrección de flip de fase.
• Demostró una puerta CX sesgada por ruido para sistemas cat-transmon para suprimir errores lógicos de cambio de bits.

Principales resultados:

• Logró una memoria de qubit lógico con un código de repetición de corrección de fase que funciona por debajo del umbral de error.
• Se ha demostrado la supresión de errores lógicos de cambio de bits con el aumento del número medio de fotones de los qubits gatos.
• Las tasas mínimas de error lógico medido son del 1,75%) para los códigos de distancia-3 y del 1,65%) para los códigos de distancia-5.

Conclusiones:

• Los códigos bosónicos concatenados ofrecen una ruta eficiente en hardware para la computación cuántica tolerante a fallas.
• La supresión de errores intrínsecos de las codificaciones bosónicas es clave para el uso eficiente de códigos externos de corrección de errores.
• Este enfoque es prometedor para construir computadoras cuánticas escalables y robustas.