Video Experimental Relacionado
Updated: Sep 10, 2025

Scalable Quantum Integrated Circuits on Superconducting Two-Dimensional Electron Gas Platform
Published on: August 2, 2019
Diseño energéticamente eficiente de circuitos aritméticos cuaternarios basados en CNTFET
Ajay Rupani1, Deepika Bansal2, Kulbhushan Sharma3
1Department of Electronics and Communication Engineering, Manipal University Jaipur, Jaipur, 303007, India.
Este estudio introduce nuevas puertas lógicas cuaternarias basadas en transistores de efecto de campo de nanotubos de carbono (CNTFET), que reducen significativamente el consumo de energía y mejoran el rendimiento. Estos diseños avanzados ofrecen una solución prometedora para la próxima generación de dispositivos de computación de baja potencia y alta velocidad.
Área de la Ciencia:
- Ingeniería eléctrica
- Ingeniería informática
- Ciencias de los materiales
Sus antecedentes:
- La interconectividad en el diseño de chips aumenta el área y el consumo de energía.
- La lógica de múltiples valores ofrece una solución potencial a estos desafíos.
- Se necesitan nuevas técnicas de diseño para la implementación eficiente de la lógica multivalor.
Objetivo del estudio:
- Diseñar y evaluar puertas lógicas cuaternarias estándar basadas en transistores de efecto de campo de nanotubos de carbono (CNTFET).
- Explorar la lógica del transistor de paso y las técnicas de circuito divisor de tensión para un rendimiento de baja potencia y alta velocidad.
- Demostrar la superioridad de los diseños propuestos sobre los existentes en términos de consumo de energía, PDP y EDP.
Principales métodos:
- Puertas lógicas cuaternarias estándar diseñadas utilizando CNTFET.
- Empleó la lógica del transistor de paso y las técnicas del circuito del divisor de tensión.
- Diseños simulados utilizando HSPICE con un modelo Stanford CNTFET de 32 nm.
- Investigación de la ocupación del área y la robustez mediante diseño y simulaciones de Monte Carlo.
Principales resultados:
- Se consigue un bajo consumo medio de energía (por ejemplo, 31.446 nW para el inversor) y un retraso (por ejemplo, 7.948 ps para el inversor).
- Producto de retraso de potencia (PDP) y producto de retraso de energía (EDP) demostrados superiores en comparación con los diseños existentes.
- Funcionalidad verificada mediante aplicaciones de multiplicador cuaternario (QMUL) y medio multiplicador cuaternario (QHA) con valores PDP competitivos.
Conclusiones:
- Las puertas lógicas cuaternarias propuestas basadas en CNTFET ofrecen mejoras significativas en la eficiencia energética y la velocidad.
- Se espera que la nueva metodología de diseño mejore el rendimiento de los dispositivos informáticos.
- Los diseños muestran robustez y reducción del área superior, lo que los hace adecuados para circuitos integrados avanzados.
Videos de Conceptos Relacionados
Field Effect Transistor
Design Example: Capacitance Multiplier Circuit
The circuit illustrated in Figure 1 below incorporates two op-amps, with the first operating as a voltage follower and the second acting as an inverting amplifier.
MOSFET: Enhancement Mode
In their basic form, enhancement-mode MOSFETs are typically non-conductive when the gate-source voltage (Vgs) is zero. This default 'off' state means no...
Biasing of FET
In an N-channel JFET, the structure consists of N-type material forming the channel on a P-type substrate, with the...
MOSFET
In an n-MOSFET, the structure includes n-type source and drain...
Characteristics of MOSFET
Various vital parameters influence their functionality, which is crucial for theory and electronics applications. First, channel dimensions, precisely length, and width, are pivotal. The size of these channels affects the transistor's ability to carry current and switching speeds; shorter channels typically enable...

