Un diseño FinFET de espaciador escalonado para mejorar el rendimiento del dispositivo en aplicaciones FPGA

Área de la Ciencia:

• Física de los dispositivos de semiconductores
• Arquitecturas avanzadas de transistores
• Electrónica en nanoescala

Sus antecedentes:

• Los MOSFET tradicionales se enfrentan a limitaciones en escalas inferiores a 10 nm debido a los efectos de canal corto y la fuga de la puerta.
• Los FinFET, en particular las variantes sin unión en SOI, ofrecen un control electrostático mejorado para nodos a escala.
• Se necesitan diseños de transistores mejorados para satisfacer las demandas de los circuitos integrados modernos.

Objetivo del estudio:

• Proponer y evaluar un nuevo FinFET estructurado con espaciador escalonado (S3-FinFET).
• Investigar las mejoras de rendimiento del S3-FinFET utilizando técnicas avanzadas de simulación.
• Evaluar la idoneidad del S3-FinFET para aplicaciones como las matrices de puertas programables en campo (FPGA).

Principales métodos:

• Desarrollo de una nueva arquitectura S3-FinFET con un espaciador de tres capas HfO2/Si3N4/HfO2.
• Utilización de simulaciones de diseño asistido por computadora (TCAD) de tecnología 2D para la evaluación de dispositivos.
• Análisis de las principales métricas de rendimiento, incluidas las características de transferencia/salida, la relación encendido/apagado, el balanceo por debajo del umbral (SS) y la reducción de la barrera inducida por el drenaje (DIBL).

Principales resultados:

• El S3-FinFET demuestra un control electrostático significativamente mejorado y efectos parasitarios reducidos.
• Las métricas clave de rendimiento muestran mejoras sustanciales en la supresión de la corriente de fuga y el funcionamiento de alta frecuencia.
• Las simulaciones indican una oscilación superior del subumbral (SS) y una reducción de la barrera inducida por drenaje (DIBL) en comparación con los diseños convencionales.

Conclusiones:

• La arquitectura S3-FinFET ofrece una solución prometedora para superar las limitaciones en los transistores de escala profunda.
• El diseño propuesto exhibe características de rendimiento mejoradas cruciales para aplicaciones electrónicas de eficiencia energética y alta velocidad.
• El S3-FinFET es particularmente adecuado para matrices de puertas programables de campo (FPGA) debido a su mayor velocidad e integridad de la señal.