Capa enterrada tipo P DTSCR con rendimiento y capacidad de descarga mejorados previstos para las protecciones ESD de...

Área de la Ciencia:

• Física de los dispositivos de semiconductores
• Diseño de circuitos integrados
• Protección contra descargas electrostáticas

Sus antecedentes:

• Los rectificadores de silicio controlados por diodo convencionales (DTSCR) se enfrentan a limitaciones en la eficiencia de la protección contra la descarga electrostática (ESD) y el exceso de tensión.
• La optimización de las vías de activación y la minimización de las estructuras parasitarias son cruciales para mejorar el rendimiento de la DTSCR.

Objetivo del estudio:

• Proponer y analizar un nuevo rectificador controlado por silicio con diodo de capa enterrada de tipo P (PBL-DTSCR).
• Demostrar las capacidades de protección mejoradas de la descarga electrostática (ESD) del PBL-DTSCR.
• Evaluar el impacto de las modificaciones estructurales en las métricas de rendimiento clave, como el voltaje de activación, el voltaje de sobrecarga, la capacidad de descarga y la corriente de fuga.

Principales métodos:

• Diseño y fabricación de la nueva estructura PBL-DTSCR.
• Incorporación de implantes ESD de tipo P y capas de bloqueo de silicuros.
• Modificación de la trayectoria del SCR parasitario desde la estructura PNPN a la PNPNPN.
• Optimización del diseño del PBL-DTSCR.

Principales resultados:

• El PBL-DTSCR logró una reducción del 40,22% en el exceso de tensión (de 10,94V a 6,54V).
• La capacidad de descarga se incrementó 1,75 veces (de 1,06 A a 1,86 A) en comparación con el DTSCR convencional.
• La corriente de fuga se redujo en un 99,7% (de 69,47nA a 0,1497nA).
• Se obtuvo una tensión de activación baja (2,11 V) y una tensión de retención alta (2,08 V).

Conclusiones:

• El PBL-DTSCR ofrece un rendimiento de protección de descarga electrostática (ESD) significativamente mejorado.
• La nueva estructura mejora efectivamente la eficiencia de la descarga y reduce los parámetros críticos de falla.
• PBL-DTSCR presenta una solución prometedora para una protección robusta de la ESD en dispositivos semiconductores con fugas reducidas y flexibilidad de diseño.