ASIC de Frontend Analógico para Interfaces de Sensores de Fotomultiplicadores de Silicio Compactos en Sistemas de...

Área de la Ciencia:

• Diseño de circuitos integrados de señal mixta
• Tecnologías de detección de fotones
• Física de dispositivos semiconductores

Sus antecedentes:

• Los sensores de fotomultiplicadores de silicio (SiPM) son cruciales para la detección de luz sensible.
• La electrónica de frontend existente puede enfrentar limitaciones en precisión y apilamiento para aplicaciones resueltas en el tiempo.
• Se necesitan interfaces de sensores compactas y eficientes para sistemas avanzados de detección de fotones.

Objetivo del estudio:

• Diseñar y validar un circuito integrado de aplicación específica (ASIC) de frontend de señal mixta para interfaces de sensores SiPM compactos.
• Lograr la detección precisa de señales pequeñas con un apilamiento minimizado para la detección de fotones resuelta en el tiempo.
• Desarrollar una interfaz robusta y de bajo consumo compatible con las arquitecturas de temporización modernas.

Principales métodos:

• Implementación en tecnología CMOS AMS de 0,35 µm con dos canales analógicos independientes.
• Integración de transportadores de corriente de segunda generación (CCII+) personalizados, un discriminador rápido de cruce por cero y una etapa de peak-and-hold.
• Desarrollo de un modelo de comportamiento SiPM personalizado en Cadence para diseño y simulación, junto con DAC configurables por SPI para control.

Principales resultados:

• La arquitectura ASIC permite la detección precisa de señales pequeñas y reduce el apilamiento.
• Las simulaciones a nivel de circuito confirman la funcionalidad analógica correcta y la operación estable en todo el rango dinámico.
• El consumo de energía por canal es de aproximadamente 5,9 mA a 3,3 V (19,5 mW), lo que equilibra la velocidad y la robustez.

Conclusiones:

• El ASIC de frontend de señal mixta desarrollado proporciona una solución eficaz para la interfaz de sensores SiPM.
• El diseño facilita la detección precisa de fotones resuelta en el tiempo con una integridad de señal mejorada.
• La recepción de corriente de baja impedancia y las capacidades de discriminación rápida del ASIC son ventajas clave para aplicaciones de temporización.