トップゲートMoS₂薄膜トランジスタのための蒸気相合成プロセスを通してスケーラブルなインターダイエレクトリックエンジニアリング

科学分野:

• 材料科学
• 電気工学
• ナノテクノロジー

背景:

• 二次元 (2D) 半導体は,次世代の薄膜トランジスタ (TFT) のインターネット・オブ・シングス (IoT) デバイスの鍵です.
• MoS2のような2D材料と高K介電材料を統合することは,惰性表面のため,インターフェースの欠陥と性能の問題につながります.

研究 の 目的:

• 2D半導体の均一な高k介電集成のためのスケーラブルな戦略を開発する.
• MoS2ベースのトランジスタのインターフェース品質と電気的特性を向上させる.

主な方法:

• MoS2とHfO2の間の超薄ポリ (pV3D3) 蒸気堆積 (iCVD) を利用した.
• コンタクト抵抗を最小限に抑えるように トップゲート構造を設計した

主要な成果:

• pV3D3のバッファレイヤはMoS2に均一に形成され,ピンホールやクラスターを防ぐ.
• HfO2誘発ドーピングとトラップ形成が抑制され,ほぼ理想的なスイッチング (SS 60.9 mV/dec),低ヒステリシス (≈20 mV),低インターフェーストラップ密度 (8.9 × 10^10 cm^-2 eV^-1) のトランジスタが生じる.
• I_ON/I_OFF比>10^8で,フィールド・エフェクト・モビリティ (μ_FE) は19.2 cm^2 V^-1 s^-1で,SS_minは80.6 mV/dec^-1であることが証明されている.

結論:

• iCVDベースのインターダイエレクトリックエンジニアリングは,高性能2D電子機器のためのスケーラブルで効果的な方法です.
• 柔軟なMoS2トランジスタと論理回路に関するアプローチを検証し,広域のアプリケーションの可能性を明らかにした.