3D構造におけるオーバーレイ精度のためのキーアライナメントパラメータの調査と適用

科学分野:

• 半導体製造
• 高度測定法
• 3D統合回路

背景:

• 3Dスタックされたメモリの採用は,多層の精度のために正確なアラインメントとオーバーレイ制御を必要とします.
• 最適な配列とオーバーレイの性能には,計測の精度と安定性が不可欠です.

研究 の 目的:

• 3D構造におけるアライメントモデルの残留物に対するウェファー品質 (WQ) とアライメント位置偏差 (APD) の貢献を体系的に調査する.
• WQ,APD,およびオーバーレイパフォーマンスの間の相互作用を実験的およびシミュレーション方法を使用して分析する.

主な方法:

• 調整パラメータの実験分析
• 3D構造におけるアライメントプロセスのシミュレーション
• WQ,APD,オーバーレイパフォーマンスメトリックの相関分析

主要な成果:

• APDは,特にエッチの非均一性のような全体的なプロセス変数の下で,修正できないアライナメントモデルの残留とより強い相関を示しています.
• APDの感度は方向的に (X/Yマーク) と空間的に (ウェファーのエッジ対センター) 異なる.

結論:

• APDは,3Dスタックされたメモリのオーバーレイ精度に影響を与える重要な要因です.
• APDの影響を軽減するために,プロセスに敏感なゾーンには,ターゲット化されたアライナメントマークの設計が必要です.
• 半導体製造におけるアライナメント戦略とプロセスモニタリングの最適化のための洞察を提供します.