新規4:2コンプレッサと誤差補正ロジックに基づく面積効率の高い近似乗算器

科学分野:

• コンピュータ工学;デジタル回路;近似コンピューティング

背景:

• 乗算器は算術回路に不可欠であり、システムパフォーマンスに影響を与えます。近似コンピューティングは、わずかな精度損失を許容できるアプリケーションにエネルギーと速度の向上を提供します。効率的な乗算器の設計には、ハードウェアの複雑さと計算精度とのバランスが含まれます。

研究 の 目的:

• 新しい近似乗算器アーキテクチャを導入すること。エネルギー効率、処理速度、ハードウェアリソース利用率を向上させること。ハードウェア効率と計算精度の間のより良いトレードオフを達成すること。

主な方法:

• 乗算器の計算を、正確な領域、近似領域、および下位の領域に分割すること。従来の算術回路と新しい2つの4:2コンプレッサを使用して、部分積を圧縮すること。不正確さを補うために誤差補正ロジックを開発すること。32nm CMOS技術でのベンチマーク誤差メトリックとハードウェア合成を使用して設計を評価すること。SSIMおよびPSNR評価を用いたリアルタイム画像乗算実験を実施すること。

主要な成果:

• 平均改善率：精度で70.6％、エネルギー遅延積で60.4％、電力遅延積で30.9％、遅延で41.6％を達成しました。既存の近似乗算器設計と比較して優れたパフォーマンスを示しました。誤差集中が少ない画像乗算実験で、より高いSSIMおよびPSNR値を示しました。

結論:

• 提案された近似乗算器は、精度とパフォーマンスメトリックにおいて大幅な改善を提供します。これらの新しいアーキテクチャは、ハードウェア効率と計算精度の間の優れたトレードオフを提供します。画像処理の結果が示すように、これらの設計は、最小限の精度損失で高速かつエネルギー効率の高いコンピューティングを必要とするアプリケーションに適しています。