原子層レベルの半導体におけるウェハー規模単層誘電体統合
Zhenzhen Shen1, Haoqi Wu1, Chunsen Liu2
1State Key Laboratory of Integrated Chips and Systems, College of Integrated Circuits and Micro-Nano Electronics, Frontier Institute of Chip and System, Zhangjiang Fudan International Innovation Center, Fudan University, Shanghai, China.
Nature materials
|January 12, 2026
まとめ
研究者らは、超薄型トランジスタ向けに新規ウェハー規模単層三酸化モリブデン(MoO3)誘電体を開発しました。このブレークスルーにより、2D材料との堅牢な統合が可能になり、デバイスパフォーマンスとスケーラビリティを向上させるためのサブナノメートル静電容量等価厚(CET)が達成されました。
科学分野:
- 材料科学
- 半導体物理学
- ナノテクノロジー
背景:
- 金属酸化膜半導体電界効果トランジスタ(MOSFET)の小型化には、超薄型二次元(2D)チャネル材料が必要です。
- サブ1-nm静電容量等価厚(CET)を持つ誘電体を2D材料に統合することは、大きな課題です。
- 既存の方法では、原子層レベルの半導体上に均一で堅牢な誘電体層を達成するのに苦労しています。
研究 の 目的:
- 2D材料への超低CET誘電体の統合のためのスケーラブルな方法を開発すること。
- 高度なトランジスタ製造のための新規誘電体の有効性を実証すること。
- 2D材料ベースのトランジスタの産業展開を可能にすること。
主な方法:
- 二硫化モリブデン(MoS2)からの変換による単層三酸化モリブデン(MoO3)のウェハー規模合成。
- MoO3と原子層レベルの半導体のシームレスな統合。
- 原子層レベルで平坦なMoO3表面への高誘電率(high-κ)誘電体(例:HfO2)の堆積。
- MoO3/HfO2誘電体スタックを利用したトップゲート2Dトランジスタの作製と特性評価。
主要な成果:
- 2DトランジスタにMoO3/HfO2誘電体を用いてサブ1-nm CET(0.96 nm)を達成しました。
- 高いON/OFF比(p型で6.5 × 10^6、n型で3.2 × 10^8)と急峻なサブスレッショルドスイング(p型で60.8 mV/dec、n型で63.1 mV/dec)を示しました。
- 1,024個のデバイスアレイ全体で高いデバイス収率(92.2%)を確認しました。
- 超スケール化されたCET(0.64 nm)を持つ単層MoO3をトップゲート誘電体として利用し、低電力リーク基準(1.5 × 10^-2 A/cm^2)を満たしました。
結論:
- 単層MoO3は、2D材料への超低CET誘電体の統合のためのスケーラブルな経路を提供します。
- 開発された誘電体統合戦略は、2Dトランジスタのパフォーマンスを大幅に向上させます。
- この研究は、2D半導体デバイスの産業応用への重要な進歩を表しています。
関連する概念動画
Fermi Level Dynamics
641
The vacuum level denotes the energy threshold required for an electron to escape from a material surface. It is usually positioned above the conduction band of a semiconductor and acts as a benchmark for comparing electron energies within various materials.
Electron affinity in semiconductors refers to the energy gap between the minimum of its conduction band and the vacuum level and it is a critical parameter in determining how easily a semiconductor can accept additional electrons.
The work...
Electron affinity in semiconductors refers to the energy gap between the minimum of its conduction band and the vacuum level and it is a critical parameter in determining how easily a semiconductor can accept additional electrons.
The work...
641
Capacitor With A Dielectric
4.8K
Parallel plate capacitors consist of two conducting plates separated by a certain distance. However, it is mechanically difficult to hold the large plates parallel to each other without actual contact. Hence, a dielectric layer is commonly placed between the plates, which provides an easy solution for holding the plates together with a small gap and increases the capacitance of the capacitor.
Dielectrics are non-conducting materials with no free or loosely bound electrons. When a dielectric is...
Dielectrics are non-conducting materials with no free or loosely bound electrons. When a dielectric is...
4.8K


