3D統合フォトニック・エレクトロニック共同設計 4 × 160 Gb/s マイクロリング共振器付き低電力高密度シリコンフォトニック受信機

科学分野:

• フォトニクスと光電子学
• 集積回路の設計について
• 高速通信システム

背景:

• 光学相互接続は,より高いデータレートとエネルギー効率を要求する,現代のコンピューティングにとって不可欠です.
• 既存のシリコンフォトニック受信機は,帯域幅,感度,統合密度の制限に直面しています.
• マイクロリング共振器 (MRR) 技術の進歩と光電子共同設計は,潜在的な解決策を提供します.

研究 の 目的:

• 性能を向上した3D統合シリコンフォトニック受信機を開発・実証.
• MRRフィルタリングとチップオンボード (CoB) のフリップチップアセンブリを活用して,統合を改善します.
• 受信器のデータレート,感度,帯域幅,エネルギー効率を評価する.

主な方法:

• MRRフィルター付きの3D統合シリコンフォトニックアーキテクチャを使用しました.
• 採用されたチップオンボード (CoB) のフリップチップ・アセンブリで,受信機を統合する.
• 光から電気 (O-E) の帯域幅の増強のためのインダクティブピークと均等化が組み込まれています.
• 160Gb/sの4レベルパルス幅調節 (PAM-4) 信号でテストされました.

主要な成果:

• 4つのチャンネルで合計640Gb/sのデータレートを達成しました.
• ~0.46 nm (~57.5 GHz) の半最大 (FWHM) の狭い全幅を持つ実証されたMRR.
• 43GHzのO-E 3dB帯域幅に達しました.
• 160 Gb/s PAM-4 の KP4-FEC 値を下回る -2.25 dBm の受信機の感度が得られました.
• 0.83 pJ/bitの優れたエネルギー効率と426.7 Gb/s/mm2.7の帯域幅の密度を達成しました.
• 実験的に,クリーンな200 Gb/sのアイ図が確認され,スケーラビリティが示されました.

結論:

• 提示された3D統合シリコンフォトニック受信機は,最先端の性能を示しています.
• このアーキテクチャは,将来の光学入力/出力 (I/O) での xPU パッケージとチップ間の相互接続に高度にスケーラブルです.
• レーンあたり200 Gb/sを達成するためのさらなる最適化の可能性が存在します.