基于多晶纳米管结构的无电容DRAM模拟,具有多个粒边界
Jin Park1, Sang-Ho Lee1, Ga-Eon Kang1
1School of Electronic and Electrical Engineering, Kyungpook National University, Daegu 702-201, Republic of Korea.
Nanomaterials (Basel, Switzerland)
|July 14, 2023
概括
这项研究介绍了一种使用多晶纳米管的新型无电容一晶体管动态随机访问存储器 (1T-DRAM). 多个粒边界显著降低了内存性能,减少了传感边缘和保留时间.
科学领域:
- 材料科学 材料科学 材料科学
- 电气工程 电气工程
- 半导体物理 半导体物理
背景情况:
- 无电容的一晶体管动态随机存取内存 (1T-DRAM) 提供了一条通往更高内存密度的途径.
- 多晶 (poly-Si) 纳米管结构对先进的记忆器件有希望.
- 聚Si中的粒度边界 (GB) 可以显著影响半导体设备的性能.
研究的目的:
- 设计和分析基于聚Si纳米管结构的新型无电容1T-DRAM.
- 调查粒度边界 (GBs) 对拟议的1T-DRAM的内存特征的影响.
- 评估由 GBs 的数量和位置引起的性能退化.
主要方法:
- 技术计算机辅助设计 (TCAD) 模拟用于设备设计和分析.
- 该研究分析了记忆特征,包括感知边缘和保留时间.
- 系统地调查了改变GB数量和位置的影响.
主要成果:
- 在聚Si纳米管1T-DRAM中的单个GB产生了422μA/μm的传感边际和213ms的保留时间在358K.
- 将GB数量增加到7个导致了显著的性能下降.
- 在最糟糕的情况 (7 GBs) 中,平均传感边缘降至194μA/μm,平均保留时间降至50.4ms,分别减少了59.7%和77.4%.
结论:
- 聚Si纳米管1T-DRAM的性能对颗粒边界的存在和特征非常敏感.
- 在GBs中,Shockley-Read-Hall重组是性能降低的主要机制.
- 减少或控制GBs对于实现高性能无电容1T-DRAM设备至关重要.
