Simplified Synchronous Machine Model
Phasor Arithmetics
Fast Decoupled and DC Powerflow
Conjugate Addition (1,4-Addition) vs Direct Addition (1,2-Addition)
Operational Amplifiers
Design Example: Capacitance Multiplier Circuit
您也可能阅读
通过共同作者、期刊和引用图与本文相关的文章。
Padmanabhan Balasubramanian1, Weichen Liu1
1School of Computer Science and Engineering, Nanyang Technological University, Singapore, Singapore.
这项研究引入了新的非同步的 carry-look-ahead加法器 (CLAs),以实现更快,更节能的计算. 区块CLA (BCLA) 设计显著优化了性能指标,如延迟,面积和功耗.
科学领域:
背景情况:
研究的目的:
主要方法:
主要成果:
结论: