一个N型伪静态eDRAM宏,可缩短访问时间,用于智能传感器枢纽应用中的内存高速处理
Subin Kim1, Ingu Jeong2, Jun-Eun Park2,3
1LX Semicon, Seoul 06763, Republic of Korea.
Sensors (Basel, Switzerland)
|December 9, 2023
概括
这项研究介绍了一种新的伪静态增益单元 (PS-nGC),用于更快的动态随机访问存储器 (eDRAM). 它显著提高了高速内存处理应用程序的读写速度.
科学领域:
- 集成电路 集成电路
- 计算机架构 计算机架构
- 半导体设备 半导体设备
背景情况:
- 动态随机访问存储器 (eDRAM) 对于高速计算至关重要.
- 处理内存 (PIM) 架构旨在减少数据移动的瓶.
- 现有的eDRAM设计在保留时间和访问速度方面面临限制.
研究的目的:
- 为增强的eDRAM引入一种新的n型伪静态增益单元 (PS-nGC).
- 为了改善保留时间,并减少PIM在eDRAM中的访问时间.
- 评估拟议的PS-nGC的性能和多功能性.
主要方法:
- 实现一个两晶体管 (2T) 增益电池与n型伪静态泄漏补偿 (n型PSLC).
- 使用基于NMOS的均质2T增益细胞和增强的写字线技术.
- 使用28纳米补充金属氧化物半导体 (CMOS) 工艺制造设计.
主要成果:
- 与以前的设计相比,写入访问时间减少了3.27倍,阅读访问时间减少了1.81倍.
- 在667MHz的广泛供电电压范围 (0.7-1.2V) 中表现出稳定的运行.
- 对于4kB的eDRAM宏,实现了0.284μm2的紧位细胞面积.
结论:
- 拟议的PS-nGC为eDRAM提供了显著的速度和保留速度的改进.
- 设计多功能,支持广泛的电压范围,在不同条件下保持性能.
- 对于需要高效的eDRAM的高速PIM应用,PS-nGC是一个有前途的解决方案.
