一个紧而高效的AES-32GF用于小型物联网设备中的加密.
Sumit Singh Dhanda1, Poonam Jindal1, Brahmjit Singh1
1Department of Electronics and Communication Engineering, National Institute of Technology Kurukshetra, India.
MethodsX
|December 11, 2023
概括
研究人员开发了AES-32GF,这是一个紧而高效的高级加密标准 (AES) 实现,用于资源有限的物联网设备. 这种设计大大降低了现场可编程网关数组 (FPGA) 的硬件资源使用量,提高了物联网的安全性.
科学领域:
- 密码学和信息安全信息安全
- 硬件安全 硬件安全
- 嵌入式系统 嵌入式系统
背景情况:
- 物联网 (IoT) 生态系统中资源受限设备的扩散需要高效和安全的信息流解决方案.
- 现有的加密实现在嵌入式平台上平衡安全性,性能和资源利用方面经常面临挑战.
研究的目的:
- 提出一个紧而高效的现场可编程门阵列 (FPGA) 实现先进加密标准 (AES) 的32位数据路径,命名为AES-32GF.
- 通过架构优化,在 AES 的 FPGA 实现中最大限度地降低硬件资源消耗.
主要方法:
- 开发了AES-32GF,这是一个具有32位数据路径的AES变体,在Xilinx FPGAs上实现.
- 采用数据路径压缩技术来减少整体设计足迹.
- 使用了Galois Field (GF) 对S-box的实现,这是AES的关键和资源密集型组件.
主要成果:
- 与未卷的AES-128架构相比,实现了显著的资源节约,切片减少了高达87%.
- 通过AES-32GF在Artix-7 FPGA上实现3.37 Mbps/slice的高效率,以及2.004 Gbps的吞吐量.
- 优化的S-box实现和数据路径压缩导致资源利用率降至最低 (595个切片).
结论:
- AES-32GF提供了一个紧而高效的解决方案,用于在FPGA上实现AES加密,适用于资源有限的物联网应用程序.
- 拟议的设计有效地最大限度地减少了资源消耗,在加密效率方面表现优于现有的设计.
- 这项工作有助于提高物联网设备的安全性,而不会影响硬件限制.
