相关实验视频
Updated: Jul 30, 2026
08:45
Micro-masonry for 3D Additive Micromanufacturing
Published on: August 1, 2014
10.4K
先进的3D通过-Si-Via和接碰撞技术:一篇评论
Ye Jin Jang1, Ashutosh Sharma2, Jae Pil Jung1
1Department of Materials Science and Engineering, University of Seoul, Seoul 02504, Republic of Korea.
Materials (Basel, Switzerland)
|December 23, 2023
概括
通过Si-via (TSV) 技术的高级三维 (3D) 包装提高了电子设备的性能和效率. 本综述涵盖了最新的TSV制造和粘合创新,用于下一代微电子.
科学领域:
- 材料科学 材料科学 材料科学
- 电气工程 电气工程
- 半导体制造业 半导体制造业
背景情况:
- 三维 (3D) 包装对于高密度集成和设备小型化至关重要.
- 通过Si-via (TSV) 技术可以实现先进包装所必需的垂直互连.
- 目前的包装方法在性能,功率效率和小型化方面面临挑战.
研究的目的:
- 为3D电子包装提供TSV制造和粘合技术近期进展的概述.
- 突出新兴材料和方法,有助于提高半导体性能.
- 作为3D包装当前发展的指导方针.
主要方法:
- 审查关于TSV制造工艺的最新文献,包括蚀刻和导电填充.
- 对各种粘合策略的分析:纳米修饰的,瞬态液相 (TLP) 粘合,Cu柱,复合混合体和无撞粘合.
- 研究高合金 (HEA) 在3D包装中的应用.
主要成果:
- 在TSV制造,功能层沉积和导电填充技术方面取得了重大进展.
- 开发新的粘合材料和方法,提供低温加工和提高可靠性.
- 新兴的HEA合剂显示出对高性能3D微电子包装的承诺.
结论:
- 最近在TSV制造和粘合方面的创新使3D包装半导体的性能和功率效率更高.
- 审查的技术和材料为克服电子设备集成当前局限性的途径提供了途径.
- 继续研究3D包装,特别是使用HEA接等新材料,对于未来的电子进步至关重要.
