为纳米级嵌入式内存设计高速,低功耗传感电路
Sangheon Lee1, Gwanwoo Park1, Hanwool Jeong1,2
1Department of Electronic Engineering, Kwangwoon University, Seoul 01897, Republic of Korea.
Sensors (Basel, Switzerland)
|January 11, 2024
概括
本综述检查了静态随机访问存储器 (SRAM) 传感电路,这对于芯片上的系统性能至关重要. 传感电路的创新可以减少字行脉冲宽度,提高纳米级设计的速度和功率效率.
科学领域:
- 电气工程 电气工程
- 计算机工程 计算机工程
- 微电子学微电子学
背景情况:
- 静态随机访问存储器 (SRAM) 是一种基本的嵌入式存储器技术.
- 传感操作显著影响系统芯片 (SoC) 速度和功耗.
- 纳米级晶体管引入了变化效应,使稳定的SRAM传感复杂化,并增加了word-line (WL) 断言时间.
研究的目的:
- 为了比较审查各种SRAM传感电路设计.
- 分析不同传感电路在速度,面积和功率方面的权衡.
- 突出可以减少WL脉冲宽度以提高性能的创新.
主要方法:
- 对现有的SRAM传感电路设计进行比较分析.
- 在多个性能指标中评估电路的优缺点.
- 在纳米技术和变化效应的背景下讨论设计影响.
主要成果:
- 传感电路对于优化SRAM性能至关重要,尤其是在先进的节点中.
- 减少字行 (WL) 脉冲宽度是提高传感速度和功率效率的关键策略.
- 各种传感电路设计在速度,面积和功耗之间提供不同的平衡.
结论:
- 在SRAM传感电路方面的创新对于满足现代SoC的需求至关重要.
- 优化的传感电路设计可以同时提高速度和减少功耗.
- 了解不同传感方法的权衡对于有效的电路选择和设计至关重要.
