在16nm FinFET FPGA中衰老下降解测量和建模
1IMS laboratory, University of Bordeaux, CNRS UMR 5218, Bordeaux INP, F-33400 Talence, France.
Micromachines
|January 23, 2024
概括
这项研究表明,16nm FinFET FPGAs表现出极好的可靠性,环振荡器在8000小时加速老化后显示出最小的降解 (<1%). 这些FinFET设备比旧的MOSFET技术更可靠.
科学领域:
- 集成电路可靠性 集成电路可靠性
- 半导体设备物理学 半导体设备物理
- 场效应晶体管 (FET) 技术
背景情况:
- 现代集成电路越来越多地使用FinFET晶体管来提高性能.
- 从平面MOSFET到FinFET的架构转变对集成电路可靠性的影响仍然是一个关键问题.
研究的目的:
- 在加速老化条件下研究16nm FinFET 现场可编程门阵列 (FPGA) 的可靠性.
- 为了比较基于FinFET的FPGA与前几代MOSFETFPGA的可靠性.
- 开发一种方法来区分FPGAs中的逻辑和路由资源之间的退化.
主要方法:
- 开发了一个衰老测试台,用于应力5103环振荡器 (RO) 在9个16nm FinFET FPGA中.
- 在各种温度 (25°C115°C) 和电压 (Vnom1.3Vnom) 条件下进行老化.
- 测量了环振荡器性能退化,并与初始值和Vivado预测进行了比较.
主要成果:
- 最初的FPGA性能是Vivado预测的50%-70%的预期性能.
- 经过8000小时的老化,相对RO降解最多为1%,表明FPGA的可靠性很好.
- 与28nm MOSFET FPGAs相比,16nm FinFET FPGAs表现出更高的可靠性.
结论:
- 在压力条件下,16nm FinFET FPGAs具有高可靠性,降解最小.
- 退化机制对逻辑 (LUT) 和路由资源的影响不同,需要进行单独的分析.
- 开发了一个模型,根据各种操作和设计参数来预测传播时间退化.
