通过范德瓦尔斯层层的单立体三维集成
Donglin Lu1, Yang Chen1, Zheyi Lu1
1Key Laboratory for Micro-Nano Optoelectronic Devices of Ministry of Education, School of Physics and Electronics, Hunan University, Changsha, China.
Nature
|May 22, 2024
概括
研究人员开发了一种使用范德瓦尔斯 (vdW) 层叠加10个电路层的低温方法. 该技术使二维 (2D) 半导体的单体三维 (M3D) 集成能够在不损坏底层组件的情况下实现.
科学领域:
- 材料科学
- 电气工程
- 纳米技术
背景情况:
- 二维 (2D) 半导体为单体三维 (M3D) 集成提供独特的特性.
- 传统的高能微电子工艺限制了二维材料的M3D集成,因为它们很薄.
- 现有的方法在集成多个2D电路层而不会受到热损伤时面临挑战.
研究的目的:
- 开发2D半导体电路的M3D集成的低温方法.
- 克服制造多层M3D集成系统的热预算限制.
- 为了证明范德瓦尔斯 (vdW) 层叠预制电路层的可行性.
主要方法:
- 使用范德瓦尔斯 (vdW) 层层集成整个预制电路层.
- 控制加工温度低至120°C以保护微妙的二维材料.
- 重复VDW分层过程以实现多个电路层的垂直堆叠.
主要成果:
- 成功制造了一个M3D集成系统,
- 证明底部2D晶体管的性能不受层化过程的影响.
- 通过创建VDW层间路径实现了功能逻辑和异质结构.
结论:
- 在低温环境下,vdW层化方法为2D半导体电路的M3D集成提供了可行的途径.
- 这种方法使M3D电路的制造能够增加垂直堆叠层的数量.
- 这项技术克服了热限制,为先进的M3D电子系统铺平了道路.
