一个交叉过程信号完整性分析 (CPSIA) 方法和设计优化,用于晶圆上晶圆堆叠的DRAM
Xiping Jiang1,2,3, Xuerong Jia3,4, Song Wang3
1Institute of Microelectronics of the Chinese Academy of Sciences, Beijing 100029, China.
Micromachines
|May 25, 2024
概括
这项研究介绍了一个3D集成电路 (3DIC) 平台,使用Wafer-on-Wafer粘合来克服内存墙. 一种新的交叉过程信号完整性分析 (CPSIA) 方法量化了从堆叠的DRAM和逻辑中交叉语音的时间不确定性.
科学领域:
- 电气工程 电气工程
- 计算机工程 计算机工程
- 材料科学 材料科学 材料科学
背景情况:
- "内存墙"通过处理器和内存速度之间的差距来限制性能.
- 多层堆叠的动态随机访问存储器 (DRAM) 通过高密度的垂直互连提供了一个解决方案.
- 在3D集成设备 (3DICs) 中整合多种不同的制造工艺会给信号完整性带来挑战.
研究的目的:
- 为3DIC平台开发一种新的跨过程信号完整性分析 (CPSIA) 方法.
- 分析交叉通话对垂直堆叠的内存和逻辑单元中信号定时的影响.
- 验证CPSIA方法在解释物理测试结果方面的有效性.
主要方法:
- 建立了一个基于3DIC物理结构的断片电路模型,使用传输线路模型.
- 开发了CPSIA方法,将多个制造过程集成到一个统一的模拟环境中.
- 与CPSIA一起使用专门的缓冲驱动方法进行影响分析.
主要成果:
- 由于3DIC交叉声的量化时间不确定性,范围从31 ps到62 ps.
- 该CPSIA方法成功地解释了在堆叠的内存数组中观察到的最大频率的稳定变化.
- 证明了CPSIA方法在分析复杂的3DIC架构中的实际有效性.
结论:
- 开发的CPSIA方法为多进程3DICs提供了准确的信号完整性分析.
- 这种方法有效地解决了设计和分析高密度堆叠内存平台的挑战.
- 这些发现有助于克服记忆墙,通过实现强大的3DIC设计.
