一个1024通道的268nW/像素36×36m2/通道数据压缩神经记录IC,用于高带宽的大脑-计算机接口
MoonHyung Jang1, Maddy Hays2, Wei-Han Yu3
1Department of Electrical Engineering, Stanford University, CA 94305 USA.
IEEE journal of solid-state circuits
|October 11, 2024
概括
这项研究引入了一种用于神经记录的新型数据压缩集成电路,大大降低了脑电脑接口的数据速率. 它能够以前所未有的能源效率捕获高分辨率信号.
科学领域:
- 神经科学是一个神经科学.
- 电气工程 电气工程
- 生物医学工程 生物医学工程
背景情况:
- 高带宽的神经记录对于先进的脑计算机接口 (BCI) 是至关重要的.
- 现有系统面临着数据泛滥和高功耗的挑战.
- 需要高效,高密度的神经记录解决方案.
研究的目的:
- 为单细胞分辨率BCI提供数据压缩的神经记录集成电路 (IC).
- 为了证明显著的数据速率降低和高能效.
- 为了实现紧和低功耗的神经记录系统.
主要方法:
- 在模拟到数字转换过程中实施了有线OR损耗压缩.
- 使用基于脉冲位置调制的活跃数字像素与全球单斜坡ADC.
- 在28纳米CMOS技术中制造了一个1024通道的IC,其像素距为36微米.
主要成果:
- 通过抛弃基线样本,实现了平均数据速率减少146×.
- 证明了低输入引用噪声 (7.4μVrms) 和宽带宽 (300 Hz5 kHz).
- 达到最低功耗 (268nW) 和每通道最小面积 (36×36μm2).
结论:
- 开发的IC为神经记录的数据压缩提供了突破性进展.
- 它代表了迄今为止最节能和最紧的神经记录IC.
- 这项技术为下一代高性能BCI铺平了道路.
