评估ZnTe和CdSe作为INA/Al接口的潜在道障碍物的第一原则
Malcolm J A Jardine1, Derek Dardzinski1, Zefeng Cai1
1Department of Materials Science and Engineering, Carnegie Mellon University, Pittsburgh, Pennsylvania 15213, United States.
ACS applied materials & interfaces
|January 13, 2025
概括
研究人员探索了InAs/Al接口的ZnTe和CdSe道障碍,以实现拓量子位的Majorana零模式. 由于其电子阻断带对齐,ZnTe被证明是优越的,这表明6-18个原子层的实验性使用.
科学领域:
- 凝聚物质物理学 凝聚物质物理学
- 材料科学 材料科学 材料科学
- 量子计算是一种量子计算.
背景情况:
- 对于具有故障耐受性的拓量子比特来说,Majorana零模式至关重要.
- 像InAs/Al这样的半导体/超导体接口对Majorana实现有希望.
- 强大的合和金属诱导的隙状态 (MIGS) 阻碍了Majorana的出现.
研究的目的:
- 研究ZnTe和CdSe作为InAs/Al接口的道障碍物.
- 为了减轻强合和MIGS,以改善Majorana设备的制造.
- 为了确定基于InAs的Majorana设备的最佳屏障材料和厚度.
主要方法:
- 密度函数理论 (DFT) 使用机器学习的哈伯德U校正 (贝叶斯优化).
- 使用角度解析光发射光谱学 (ARPES) 验证DFT+U(BO) 结果.
- 模拟双层和三层半导体/超导体接口.
主要成果:
- 16个原子层的ZnTe或CdSe有效地将InAs与MIGS隔离在一起.
- ZnTe表现出阻断电子的带对齐,而CdSe则阻断了孔.
- 由于InAs设备的相关电子传输,ZnTe被确定为首选的屏障材料.
结论:
- 在Majorana设备中的InAs/Al接口中,ZnTe是一种有前途的道屏障材料.
- 对于实验性研究,建议采用6-18个原子层的ZnTe屏障厚度.
- 优化道屏障对于推进拓量子计算至关重要.


