基于p-bits的GPU加速模拟回火与现实世界的设备变量建模
Naoya Onizawa1, Takahiro Hanyu2
1Research Institute of Electrical Communication, Tohoku University, Sendai, 980-8577, Japan. naoya.onizawa.a7@tohoku.ac.jp.
Scientific reports
|February 19, 2025
概括
在概率计算 (p-bit) 中的设备变化可以惊人地提高算法性能,特别是通过时间变化. 本研究引入了GPU加速框架,以探索这些影响,以进行高级优化.
科学领域:
- 探讨概率计算,一种新型范式,利用概率位 (p-bit) 进行计算任务.
- 专注于在复杂问题解决中通过新兴设备 (如磁道连接) 实现的p-bits的应用.
背景情况:
- 传统的CMOS逻辑在处理复杂的计算方面面临局限性,例如模拟和机器学习.
- 使用p-bit的概率计算提供了一个有效的替代方案,但新兴硬件中的设备变化被认为是有害的.
研究的目的:
- 调查设备可变性对概率计算算法的性能的影响.
- 开发和介绍一个GPU加速的,开源的模拟化框架,用于基于p-bit的计算.
主要方法:
- 开发了一个使用p-bits的模拟回火框架,结合了关键设备可变性因素:时间,强度和偏移.
- 采用基于CUDA的模拟来模拟现实世界的设备行为并评估计算性能.
- 根据MAX-CUT基准对800至20,000个节点之间的问题大小进行了评估.
主要成果:
- 证明了设备变化,与预期相反,可以提高算法性能,特别是通过时间变化.
- 与使用GPU加速框架的CPU实现相比,实现了两次级的加快速度.
- 成功建模了关键设备可变性因素,以准确反映实际硬件行为.
结论:
- 在p-bit硬件中的设备变化不仅仅是性能障碍,而且可以用于计算增强.
- 开发的GPU加速框架为推进概率计算研究提供了一个可扩展和可访问的工具.
- 这项工作为各种科学和工程领域的新型优化应用铺平了道路.
