MicroNAS用于内存和延迟受限制的硬件意识的神经架构,在微控制器上的时间序列分类中进行搜索
Tobias King1, Yexu Zhou2, Tobias Röddiger2
1Karlsruhe Institute of Technology, TECO, 76131, Karlsruhe, Germany. tobias.king@kit.edu.
Scientific reports
|March 4, 2025
概括
本研究介绍了MicroNAS,这是一种新的硬件意识方法,用于设计神经网络架构,用于微控制器 (MCU) 上的时间序列分类. 微纳斯有效地平衡了性能和资源限制,使小型设备上的高效人工智能成为可能.
科学领域:
- 人工智能的人工智能
- 嵌入式系统 嵌入式系统
- 机器学习 机器学习
背景情况:
- 在小型处理器上进行的神经网络研究是有限的,因为设计具有内存和运行时间约束的微控制器意识模型的困难.
- 现有的方法在优化资源受限微控制器 (MCU) 的机器学习模型方面存在困难.
研究的目的:
- 适应可微分神经架构搜索 (DNAS) 在资源受限的MCU上进行时间序列分类.
- 引入MicroNAS,一种新的硬件意识方法,用于为MCU生成高效的神经网络架构.
- 为了证明神经架构搜索 (NAS) 对基于MCU的时间序列分类的可行性.
主要方法:
- 集成DNAS,延迟检索表,动态卷积,以及专门的搜索空间来对MCU时间序列进行分类.
- 开发一种能够在用户定义的延迟和内存限制内生成神经网络架构的硬件意识系统.
- 在不同的性能限制下,对各种数据集和微控制器进行MicroNAS的评估.
主要成果:
- MicroNAS成功地在不同的微控制器上找到延迟和分类性能之间的权衡.
- 在UCI-HAR数据集上,MicroNAS实现了94.62%的准确性,延迟时间为25毫秒,Nucleo-L552ZE-Q的准确性为98.86%,延迟时间为50毫秒.
- 微纳斯展示了适应不同MCU的适应性,在Arduino Portenta上实现了高精度,延迟最小.
- 生成的架构在 UCI-HAR 和 SkodaR 数据集上的性能与最先进的桌面系统相美.
结论:
- 微纳斯能够有效地部署神经网络,在资源有限的微控制器上进行时间序列分类.
- 硬件意识的方法有助于创建符合特定延迟和内存要求的AI模型.
- 这项工作突出了NAS在嵌入式系统中推进AI能力方面的潜力.
