使用CF4/O2/N2的高选择性同位素蚀刻Si到SiGe,用于高级GAA纳米板晶体管的等离子体
Jiayang Li1, Xin Sun2, Ziqiang Huang1
1College of Integrated Circuits, Micro-Nano Electronics, Fudan University, Shanghai 200433, China.
Nanomaterials (Basel, Switzerland)
|October 15, 2025
概括
研究人员开发了一种先进的选择性蚀刻工艺,以改善 - (SiGe) 通道形成在门周围纳米板 (GAA-NS) 晶体管中. 这一创新解决了下一代半导体设备的pFET的性能问题.
科学领域:
- 材料科学 材料科学 材料科学
- 半导体设备物理 半导体设备物理
- 等离子体化学
背景情况:
- 过渡到门周围纳米板 (GAA-NS) 晶体管架构的过渡在道材料工程中提出了挑战,特别是在pFET性能方面.
- 压力工程- (SiGe) 通道对于提高晶体管性能至关重要,但需要精确的制造技术.
研究的目的:
- 开发和优化选择性蚀刻工艺,用于制造GAA-NS pFET中的应变工程SiGe通道.
- 为解决在GAA-NS技术中的pFET中观察到的性能退化问题.
主要方法:
- 在远程等离子源反应堆中使用CF4/O2/N2气体混合物对 (Si) 进行选择性蚀刻的系统研究.
- 对N2添加和F:O比率对Si/SiGe选择性和微挖掘的影响的分析.
- 使用传输电子显微镜 (TEM) 和能量分散式X射线光谱 (EDS) 进行材料表征.
主要成果:
- 将N2添加到CF4/O2等离子体中,通过破坏Si表面的被动化层,显著提高了Si对SiGe的选择性 (高达58).
- 优化的F:O比率减轻了压力诱导的侧向微 ("Si-tip"),实现接近零的尖端长度,同时保持高选择性 (>40).
- 通过TEM和EDS确认了Si牺牲层的完全去除,SiGe通道损失最小.
结论:
- 开发的选择性蚀刻工艺对于在GAA-NS FET中制造高性能SiGe通道是有效的.
- 这一过程使NFET和pFET在下一代半导体技术中的性能保持平衡.
- 这些发现为先进电子产品的压力工程SiGe通道制造提供了关键的见解.


